DGIST, 소자클린룸 0.5μm급 CMOS 표준공정 라인 확대
페이지 정보
- 발행기관
- 테크월드뉴스
- 저자
- 종류
- 기타
- 나노기술분류
- 발행일
- 2021-01-13
- 조회
- 1,542
- 출처 URL
본문
DGIST 중앙기기센터가 CMOS(상보형 금속산화반도체) 제작이 가능한 반도체 공정 소자클린룸을 확대·개방함. 특히 관련 시설을 갖추지 못한 학교, 연구소 등에 관련 시설을 제공할 예정으로, 향후 CMOS 기반의 차세대 반도체용 연구소자 기술개발 등 다양한 연구·개발에 활용할 수 있을 것으로 기대됨.
DGIST 중앙기기센터는 지능형반도체 연구역량 제고·반도체 제조 공정 활용 가치창출을 목표로 0.5μm급 CMOS 표준공정 라인을 추가적으로 구축함. 이를 통해 단위공정 수준이 아닌 일괄된 소자제작이 가능해져, CMOS 레벨에서 구동해야 하는 연구용 소자 테스트, CMOS 기반 반도체 신소자·소재개발 플렛폼 제공, CMOS 단위 웨이퍼 제공, CMOS 기반 교육서비스 지원 등 반도체 관련 연구·교육에 널리 활용될 예정임.
이미 DGIST 중앙기기센터는 반도체공정·나노분석 지원이 가능한 수준급의 연구 플랫폼을 구축하고, 소재·소자 검증, 분석, 실증이 가능한 일괄 서비스를 제공해옴. 특히 6인치 기반 반도체공정 소자클린룸을 보유 중으로, 실리콘계 반도체 공정, MEMS·마이크로 가공, 통신소자, 센서계측시뮬레이션 등의 공정장비, 나노‧바이오분석 장비 등 총 170여 종을 구축·운영 중임.
DGIST 중앙기기센터 이봉호 센터장은 “세계 파운드리 시장 증가와 국내 산·학·연의 연구개발 필요성이 증대됨에 따라 이번 CMOS 표준공정 라인 확대구축을 진행하게 됐다”며 “향후 지역기업을 포함한 여러 연구진들의 차세대 반도체분야 연구에 많은 보탬이 될 수 있을 것”이라 말함.
한편, CMOS 표준공정 라인 구축은 중앙기기센터 구성원, 반도체 분야 교수·연구원들이 공동으로 참여했으며, 경북대학교 반도체융합기술연구원의 마스크 디자인 공유를 통해 수행됨.
- 이전글나노과학기술육성정책, 20살 성년이 되다 21.01.21
- 다음글성균관대 김태성 교수 등 나노결정 가진 팔면체 저온 플라즈마 합성기술 개발 21.01.18