나노기술 및 정책 정보

• 목록

● 삼성전자는 내년 VCT(수직 채널 트랜지스터) D램의 초기 제품 개발을 완료하고, 3D D램*의 셀을 16단까지 적층하는 방안을 추진 중

* 3D D램 : 게이트 단자로 전압이 인가되는 워드라인(Word Line), 혹은 드레인 단자로 인가되는 비트라인(Bit Line)을 수직으로 세워 셀을 수직으로 적층하는 기술

● 기존 D램은 트랜지스터를 수평으로 배치하는 것과 달리, 4F스퀘어(4F2) 구현을 위해서 수직으로 배치하는 VCT 구조가 필요한 실정으로, 내년 삼성전자 내부적으로 초기 칩이 나올 전망

● 삼성전자는 2030년 상용화를 목표로 3D D램을 개발하는 중으로, 이에 새로운 소재와 웨이퍼와 웨이퍼를 직접 붙이는 웨이퍼본딩(W2W) 기술을 도입할 것으로 기대