나노기술 및 정책 정보

• 목록

● 중국 칭화대학교 집적회로대학의 런톈링 교수 연구팀이 초소형 수직 MoS₂ 트랜지스터 개발에 성공하였으며, 최초로 0.34nm의 유효 게이트 길이를 달성

● 20년 전부터 반도체 칩의 집적도를 높이기 위해 그래핀, 이황화 몰디브덴(MoS₂) 등 2D 재료를 활용한 트랜지스터 게이트 소형화 연구를 지속해왔지만, 게이트 길이를 1nm 미만으로 줄이는 것은 여전히 어려운 과제

● 현재 원자 두께 크기의 MoS₂ 재료로 MoS₂ 트랜지스터 채널을 최대한 얇게 구현하고 있지만, MoS₂ 채널에 부착된 게이트 전극의 길이는 식각공정의 사이즈 식별율에 의해 결정

● 연구팀은 이와 같은 기술적 한계를 극복하기 위해 수평 방향의 그래핀층 가장자리를 게이트 전극으로 사용

● 이렇게 제조한 MoS₂ 트랜지스터는 전통적인 수평 MoS₂ 채널 대신 두 개의 전극 사이에 MoS₂ 단분자층을 깔아 계단 모양으로 제조

● 이 방법으로 계단 가장자리에 수직 방향의 MoS₂ 채널을 형성하고, ● 계단 내부에 단일 원자 두께의 그래핀 층을 수평 방향으로 배치하면 그래핀 층의 가장자리와 수직 MoS₂ 채널이 계단 표면의 산화하프늄(HfO₂)에 의해 분리되면서 게이트 전극이 형성

● 실험결과에 의하면, 연구팀이 제조한 초소형 MoS₂ 트랜지스터는 on/off 전류비가 1.02e5에 달하며, 최소 117mV의 전압 변화로 전류를 10배 이상 감소시킬 수 있는 등 뛰어난 on/off 성능을 보임.

● 해당 연구 성과는 트랜지스터 게이트 길이를 단일층 그래핀 두께로 줄였다는 점에서 나노 스케일의 트랜지스터 개발의 새로운 가능성을 제시

※ Nature 게재(2022.03.09.), “Vertical MoS2 transistors with sub-1-nm gate lengths”