미국 2차원 소재를 활용한 1 나노 공정 기술 개발
페이지 정보
- 발행기관
- SciTechDaily
- 저자
- 종류
- R&D
- 나노기술분류
- 발행일
- 2021-05-20
- 조회
- 1,828
본문
매사추세츠 공과대학교(MIT), 캘리포니아대학교, 대만 TSMC, 국립대만대학교(NTU) 공동연구팀이 반도체의 핵심 재료인 실리콘을 반금속 원소인 비스무트(Bi)와 결합해 양자 한계에 가까운 낮은 저항을 달성할 수 있는 2차원 소재로 대체하여 1 나노미터 간격의 칩을 개발하는 공정 기술을 개발함.
비스무트와의 결합으로 접촉 저항을 낮추고 전하 이동도를 높여, 선폭이 1 나노미터에 달하는 공정기술을 개발하였으며, 반도체 효율을 최고 수준으로 향상시킬 수 있음.
본 연구 성과는 'nature'(Ultralow contact resistance between semimetal and monolayer semiconductors)에 게재됨
- 이전글재료의 미세구조를 디자인하는 신경망 개발 21.05.31
- 다음글마이크론, 6월 대만 중부과학단지에 A3공장 착공 21.05.31