일본 2nm 세대를 위한 새로운 구조 트랜지스터 개발
페이지 정보
- 발행기관
- 산업기술종합연구소
- 저자
- 종류
- R&D
- 나노기술분류
- 발행일
- 2020-12-08
- 조회
- 2,582
본문
산업기술종합연구소(AIST) 디바이스기술연구부문 첨단CMOS기술연구그룹, 대만 반도체연구센터(Taiwan Semiconductor Research Institute, TSRI)의 국제 공동 연구그룹이 2nm 세대의 전계 효과 트랜지스터(FET)로 여겨지는 Si(실리콘)과 Ge(게르마늄)의 이종 채널 상보형 전계 효과 트랜지스터 ‘hCFET(heterogeneous Complementary-Field Effect Transistor)’를 개발함. 연구진은 Si와 Ge의 채널 박막을 상하로 적층시키는 기술을 개발하고 Si n형 FET와 Ge p형 FET를 최단 거리로 연결하는 hCFET 구조를 실현함. 집적 회로의 3차원적 구조 축소화를 통해, 집적성을 대폭 향상시키고 고속화를 실현함. 본 연구 성과는 고속 정보 처리를 저전력으로 실시할 대규모 집적 회로 실현에 기여할 것으로 기대됨. 일본-대만 국제 공동 연구진은 향후 고정밀도 이종 채널 집적 플랫폼을 구축하고 양산 지침을 제안, 3년 안에 해외를 포함한 민간 기업에 기술을 이전할 계획임.
본 연구 성과는 온라인으로 개최되는 ‘2020 IEEE International Electron Devices Meeting (IEDM 2020)’에서 발표될 예정임.
- 이전글[캐나다] 깨끗한 탄산수로 정화하는 나노 다이아몬드가 함유된 멤브레인 필터 20.12.14
- 다음글광 펄스를 이용한 반강자성체 특유의 효율적인 스핀 펌핑 법 20.12.14