나노기술 및 정책 정보

• 목록

집적회로 및 다양한 유형의 실리콘기반 장치를 제조할 때 높은 수준의 정밀도로 특정 방식에 따라 도펀트 나노구조를 배치해야함. 그러나 이러한 구조를 나노미터 규모로 배열하는 것은 크기가 작기 때문에 관찰하고 면밀히 조사하기가 어려움. 잘못 조작하면 해로운 영향을 미칠 수 있으며 잠재적으로 장치의 전체 기능과 보안을 손상시킬 수도 있음.

오스트리아 요한 케플러 대학교(Johannes Kepler University)의 공동연구팀이 실리콘기반의 도펀트 나노구조를 관찰하는 데 사용할 수 있는 나노스케일 이미징 기술을 개발함. 연구팀은 얼마나 작게 갈 수 있는지, 표면에 얼마나 깊이 들어가서 도펀트나 다른 전도체를 볼 수 있는지를 탐구하였음. 실리콘에 원자적으로 얇은 n형 (인) 및 p형 (붕소) 도펀트 층의 나노패턴을 생성할 수 있는 방법과 그에 따른 p-n 접합을 개발했음. 연구원들은 실리콘 장치에서 도펀트 나노구조의 3차원 위치와 전기적 특성을 측정하는 동시에 캐리어의 전하 역학 및 주변에 갇힌 전하에 대한 정보를 수집할 수 있는 단일 기술을 발견하지 못했음. 이를 달성하기 위해 연구팀은 광대역 정전기력 현미경이라는 기술을 사용했음. 이 방법은 표준 이미징 기술을 사용하여 수집한 것보다 더 높은 해상도로 이미지를 수집할 수 있으며 또한 비파괴적이므로 측정을 수집하는 동안 장치에 손상을 주지 않음. 개발된 기술은 구조물이 표면 아래 15nm에 묻혀 있어도 측면 분해능이 10nm까지 측정되며 1kHz에서 10GHz 사이의 주파수에서 표면 아래 전하의 용량 신호를 감지할 수 있음. 다른 나노스케일 기술이 가지는 단점 중 하나는 이 정도의 고해상도를 제공하기 위해서는 깨끗하고 상대적으로 평평한 표면이 필요하다는 것임. 연구팀은 실리콘 장치에서 나노구조의 깊이와 도펀트 프로파일에 대한 정량적 정보를 성공적으로 추출할 수 있는 기술을 최초로 개발하였음. 또한 그들이 사용한 방법을 통해 캐리어의 역학에 대한 정보와 이러한 구조 주변에 갇힌 전하에 대한 정보를 수집할 수 있었음. 이 정보는 궁극적으로 실리콘 장치 내부에 도펀트의 움직임을 방해할 수 있는 트랩이 있는지 확인하는 데 도움이 될 수 있음.

본 연구 성과는 ‘Nature Electronics’ (“Nanoscale imaging of mobile carriers and trapped charges in delta doped silicon p–n junctions”) 지에 게재됨.