나노기술 및 정책 정보

• 목록

  도쿄공업대학(東京工業大學) 공학원 전기전자계열, 소시넥스트(Socionext)의 연구그룹이 첨단 5nm FinFET CMOS 프로세스를 통해 세계 최초로 세계 최소형 고성능 ‘분수분주형 클럭(Clock) 회로’를 개발하는데 성공함. 이 회로는 프로세서, 메모리, 통신용 시계로서 필수적인 전자 회로로, 개발된 클럭 회로는 소형이면서도 뛰어난 지터(Jitter) 특성이 있음. 또한 미세한 주파수 조정이 가능한 분수분주형 PLL로 구성되어 있어 스프레드 스펙트럼 클럭 생성이 가능함. 일반적으로 클럭 회로는 전형적인 아날로그 회로이며, 기존 아날로그 회로 설계자가 설계·튜닝할 필요가 있었지만, 본 기술을 통해 클럭 회로를 디지털 회로로 구성하는 것이 가능해짐. 일반 디지털 회로와 마찬가지로 자동 배치 배선이 가능하며, 매우 짧은 시간에 필요한 프로세스 및 클럭 주파수에 맞게 최적으로 설계 할 수 있음. 향후 다양한 용도의 SoC（System on Chip）의 소형화·저비용화를 실현할 수 있을 것으로 기대됨. 본 연구는 ‘IEEE Solid-State Circuits Letters’ (A Fully-Synthesizable Fractional-N Injection-Locked PLL for Digital Clocking with Triangle/Sawtooth Spread-Spectrum Modulation Capability in 5 nm CMOS“)지에 게재됨