중국 [중국/R&D]신형 수직 나노게이트 올 어라운드 디바이스(VSAFET) 개발
페이지 정보
- 발행기관
- 중국과학원(中国科学院)
- 저자
- 종류
- 나노기술분류
- 발행일
- 2019-12-10
- 조회
- 2,538
- 출처 URL
본문
중국과학원 마이크로 전자 연구소 연구팀이 자기 정렬 그리드 적층 수직 나노 올 게이트 어라운드 트랜지스터(Vertical Sandwich Gate-All-Around FETs 혹은 VSAFETs)를 실현함.
수직 나노 게이트 올 어라운드(gate-all-around) 트랜지스터는 집적회로 2나노 및 이하 기술 세대의 주요 후보 디바이스에 속하지만 디바이스 성능과 제조 가능성 부분에 대해서는 많은 도전에 직면하였으나, 연구팀은 최종 격자 길이가 60나노, 나노 시트 두께가 20나노인 p타입의 VSAFET를 제조하는데 성공하였음. 연구팀은 체계적으로 일종 원자 층 선택성 게르마늄 실리콘 에칭 방법을 연구 개발하였으며, 다층 에피택셜 성장(epitaxial growth) 기술을 결합한 방법을 게르마늄 실리콘/실리콘 슈퍼 결정격자 적층의 선택성 에칭에 사용하였음. 연구팀은 이런 과정을 통해 정밀하게 나노 트랜지스터 라인 사이즈와 효과적인 그리드 길이를 제어하는데 성공하였음. 또한 연구팀이 개발한 최초로 수직 나노 올 게이트 어라운드 트랜지스터의 자체 정렬 k금속 그리드 gate last 공법은 주류 선진 CMOS 프로세스와 호환 가능한 것으로 나타남.
본 연구개발 성과는 'IEEE Electron Device Letters'에 게재됨.
- 이전글[중국/R&D]단일 키랄 탄소나노튜브의 긴 공액 구조 합성 19.12.23
- 다음글[일본/R&D]스티커처럼 접착하는 고품질 초박막 유기반도체 개발 19.12.23