기타 [기타/산업]TSMC, 5㎚ 설계 인프라 구축…삼성과 미세공정 기술 대결 가열
페이지 정보
- 발행기관
- 전자신문
- 저자
- 종류
- 나노기술분류
- 발행일
- 2019-04-08
- 조회
- 3,766
- 출처 URL
-
- http://www.etnews.com/20190408000339 3660회 연결
본문
최근 TSMC는 5나노미터 공정에 활용할 시스템 반도체 설계 플랫폼 ‘오픈 이노베이션 플랫폼(OIP)’ 제작을 완료함. 이 플랫폼은 시높시스, 케이던스, 멘토그래픽스 등 세계적인 시스템 반도체 설계 프로그램 제작 업체들과 협력해 EDA 툴, 설계 자산(IP) 포트폴리오 등을 제공하는 설계 인프라임. TSMC 측은 5나노 공정으로 인공지능과 5G 시대로 고도화한 칩 제조에 대응할 수 있다며, ARM의 코어텍스-A72 코어 기반 기준 집적도를 1.8배 정도 늘릴 수 있고, 칩의 정보 처리 속도도 15% 이상 개선됐다고 설명함.
업계에서는 TSMC가 5나노 공정 설계 인프라까지 갖춘 것은 사실상 5나노 설비 구축이 완료 단계에 다다른 것으로 분석하고 있음. TSMC가 5나노 공정을 선점하면서 삼성전자의 치열한 미세공정 공방전도 예상됨
- 이전글[미국/R&D]'웨어러블' 소자로 혈액에서 암세포를 포착 19.04.16
- 다음글[기타/R&D]플루가스를 감지하고 분류하는 MOF 센서 개발 19.04.16