나노기술 및 정책 정보

• 목록

  물질·재료연구기구(NIMS) 반도체재료센터는 치바대학(千 大學), 도쿄공업대학(東京工業大學), 나고야대학(名古屋大學), 츠쿠바대학(筑波大學), 와세다대학(早稻田大學), JST-CREST와 공동으로 미래 나노디바이스 실현을 위한 새로운 전극형성법을 개발했다.
  본 개발은 Si 측에는 손을 대지 않고 금속 측에만 불순물을 첨가함으로써 금속/Si 계면의 쇼트키장벽(schottky barrier) 높이를 제어할수 있다는 것을 치바대학에서 이론적으로 예측하고, NIMS, 도쿄공업대학, 나고야대학, 츠쿠바대학, 와세다대학, JST-CREST가 연계하여 실험·실증한 것으로, 기존에 없었던 완전히 새로운 전극형성법이다.

  Si 반도체에서는 접촉 저항값이 낮은 전극/Si 접합을 실현하기 위해 Si 측에 불순물을 첨가하여 양호한 금속/Si 접합을 실현해 왔다. 그러나 디바이스의 미세화와 함께 Si 측에 첨가하는 불순물의 위치 편차나 농도 편차가 금속/Si 계면에 영향을 주기 시작하여 안정된 전극구조가 실현되지 않게 되었다.
  위와 같은 전극의 문제를 해결하기 위해서 최첨단 계산과학(제1원리계산)을 이용하여 전자 수준에서 그림 1(c)와 같이 실리사이드(규소화합물) 중에만 불순물을 섞어 쇼트키장벽을 작게 할 수 있다는 사실이 밝혀졌다. 즉, 장벽을 작게 하는 구조 및 어떤 불순물을 이용하면 좋은지, 또 어떻게 하면 불순물이 혼합되기 쉬운지에 대한 새로운 원리를 세계 최초로 규명하고 실험적으로도 증명하였다.
  종래, 실리사이드에 불순물을 섞으면 쇼트키장벽을 좌우하는 페르미(Fermi) 수준이 어떻게 변화되는지, 어떤 불순물을 섞으면 장벽이 작아지는지, 어떻게 하면 불순물이 들어가기 쉬운지에 대한 지침이 없어 시행착오적으로 불순물을 섞어왔다. 그러나 이번 계산 결과로, 먼저 Si와 금속원자가 화합된 실리사이드 중에서는 일부 전자가 Si에서 금속원자로 이동하고 있다는 지금까지 알려져 있지 않았던 획기적인 구조가 밝혀졌다. 또, 이 구조에 근거하면, 불순물의 가전자수가 Si보다 클 때 페르미 수준은 상승하고, Si보다 작을때 페르미 수준이 하강한다는 점, 전자의 상승을 일으키는 불순물일수록 실리사이드에 혼합되기 쉽다는 점, 이들 특성이 실리사이드가 자연계에서 안정적으로 존재할 수 있다는 기본적인 성질과 관계되어 있다는 점등, 장래 전극을 설계하는 데 필요한 보편적인 성질이 밝혀졌다.
  본 개발에 의해 장래의 나노 스케일 디바이스의 전극재료를 제어하는 새로운 원리가 확립되게 되었으며, 이후 디바이스 개발에 영향을 주어 향후 반도체 산업에 크게 공헌할 것으로 기대된다. 이번 성과는 다양한 전문가, 연구기관들이 연계하여 이룩한 최초의 실증 성과다. 본 연구 성과는 12월 8일「International Electron Device Meeting(IEDM) 2010」에서 발표되었다.